[반도체 이슈 알아보기] HBM (3) - Advanced bonding

HBM

---

HBM 발전에 따라 DRAM의 적층 수는 증가하고, DRAM die 사이의 간격을 줄어들고 있습니다. 이에 따라 기존 공정 방법에서는 다양한 문제들이 생기고 있습니다.

#01. Advanced MR-MUF
SK하이닉스가 채택하고 있는 HBM의 Bonding 방식은 DRAM 적층 수가 증가함에 따라 “휨(Warpage)” 문제가 발생합니다. (모든 DRAM die를 가접합 시킨 후 Reflow 공정을 통해 한 번에 접합시킬 때, 열팽창계수 차이에 의해 휨 문제가 발생합니다.)

SK하이닉스는 휨(Warpage) 문제를 해결하기 위해 독자적으로 Advanced MR-MUF 공정을 개발하여 HBM 생산을 진행하고 있습니다. Advanced MR-MUF는 기존 공정에서 발생하는 휨(Warpage)를 개선하기 위해 1)  칩 제어 기술 도입, 2) 신규 보호재 추가하였습니다.

1) 금속 결합 물질(Flux) 도포하여 적층
2) 칩을 쌓을 때마다 순간적으로 높은 열을 인가하여 Bump와 Pad를 임시 접합하여 휨(Warpage) 개선
3) 임시 접합된 Bump/Pad들을 Reflow 공정을 통해 적층된 칩을 한 번에 (완전) 결합
4) 방열 효과가 우수한 에폭시 밀봉재(EMC)를 주입하여 외부 충격으로부터 보호
5) 열과 압력을 가하여 EMC와 칩 사이를 완전 결합

1. 임시 접합 기술을 통해 칩이 휘는 문제를 해결하여 40% 얇은 칩을 생산 가능
2. 신규 에폭시 밀봉재(EMC)로 열 방출 36% 개선 (MR-MUF 대비)
3. Underfill과 Molding을 동시에 진행하여 생산성이 3배 개선

#02. Hybrid bonding
-> Bump-less bonding, Direct bonding, Cu to Cu bonding

반도체 발전에 따라 Bonding 방식도 개발되어 왔습니다. Wire bonding 부터 시작해서 Solder bump, Micro-bump에 이어 Hybrid bonding까지 개발되고 있습니다. 기존에 사용하는 Bump를 사용하지 않게 되면 Pitch size를 10배 가량 감소시킬 수 있어 패키지 사이즈를 줄여 전력 감소, 성능 향상 등의 다양한 이점을 볼 수 있습니다.

HBM DRAM 적층 수가 늘어감에 따라 HBM의 크기가 늘어나는 것은 불가피합니다. TSMC는 DRAM 적층 수가 늘어나도 HBM의 크기가 늘어나지 않도록 Hybrid bonding 방식을 개발했습니다. Hybrid bonding 이라는 용어는 유전체(SiO_x)와 금속(Cu)이 서로 결합한다는 의미입니다. 하지만, 유전체와 금속이 직접 접촉하여 결합하는 것은 아닙니다. Hybrid bonding은 유전체와 유전체가 결합하고, 금속과 금속이 결합하는 시스템입니다.

기존 본딩 방식과 다르게 별도의 Bump 없이 금속(Cu)와 금속(Cu)이 직접 결합하는 방식으로 HBM die 사이 간격을 다른 본딩 방식에 비해 크게 줄일 수 있습니다.

Hybrid bonding 방식은 크게 3가지 단계로 분류할 수 있습니다.

1) Die surface preparation
2) Die to wafer bonding
3) Annealing
각 단계별로 자세히 알아보도록 하겠습니다.

1) Die surface preparation
Die와 Wafer를 접합시키기 위해 Die surface를 준비하는 과정입니다.

유전체(SiO₂) 패턴 형성 - 금속(Cu) 전해 도금 - 평탄화(CMP) - 표면 세정(Removal particle) 및 표면 활성화(Plasma treatment)

2) Die to wafer bonding

Die와 Wafer를 접합시키기 위한 첫 단계입니다. 상온(Room temperature)에서 유전체(SiO₂)와 유전체(SiO₂)를 15N 이하의 압력에서 결합시킵니다. (Pre-bonding at room temperature)
압력을 가하면 SiO₂와 SiO₂ 사이는 van der Waals 인력에 의해 수소 결합(Hydrogen bonding)으로 연결되지만, Cu와 Cu 사이는 CMP 공정에서 생긴 Dishing으로 연결되지 않습니다.

정렬(Alignment) - 유전체 결합

3) Annealing
Cu와 Cu가 결합할 수 있도록 열을 인가합니다. Annealing 단계도 인가하는 온도에 따라 두 가지 단계로 구분할 수 있습니다. -> 저온 열처리 - 고온 열처리

① 저온 열처리
Die to wafer bonding 과정에서 SiO₂와 SiO₂가 수소 결합을 이루고 있지만 원자 사이의 공유 결합보다 결합력이 약합니다. 상온(Room temperature)에서 저온(약 150℃) 가열하면 SiO2끼리 확산(Inter diffusion)하여 공유결합을 이루어 결합력이 강해집니다.

② 고온 열처리
마지막으로 Cu와 Cu를 연결하기 위해 저온(약 150℃)에서 고온(약 350℃)로 증가시킵니다. 온도가 올라라면 Cu가 열팽창하면서 CMP 과정에서 생긴 Dishing에 의한 빈 공간을 채우게됩니다. Cu와 Cu가 맞닿게 되면서 금속 결합을 이루면서 최종적으로 Hybrid bonding이 이루어집니다.

출처)
삼성전자
SK하이닉스
AMD
BESI
Imed Jani. Test and characterization of 3D high-density interconnects. Micro and Nanotechnologies/Microelectronics. Université Grenoble Alpes, 2019. English. NNT : 2019GREAT094