반도체 공부 기록

1T DRAM(1T Dynamic Random Access Memory) 현재 상용화된 DRAM은 1T1C 구조로 1개의 Selected transistor와 1개의 Capacitor을 가지고 있습니다. DRAM 개발에 따라 소자의 크기가 작아지고 있습니다. 소자 미세화에 따라 DRAM의 Cell capacitance를 유지 또는 증가시키는데 어려움을 갖고 있습니다. 다양한 이슈를 가지고 있는 Capacitor를 제거한 1T DRAM (Capacitor-less DRAM)도 연구가 되고 있습니다. ♭ Data 저장 장소, 저장하는 물리량 1T DRAM은 전하를 저장하는 Capacitor가 없는 구조로 전하를 저장하기 위하여 SOI MOSFET을 이용합니다. → Charge를 Body에 저장하여 Body의..

Gate Induced Drain Leakage(GIDL) Gate Induced Drain Leakage(GIDL)은 Gate의 강한 전기장에 의해 Drain 방향으로 누설전류가 발생하는 Short Channel Effect(SHE)입니다. GIDL은 Gate와 Drain 사이의 Overlap region이 생기고 Gate에 의해 강한 전기장(조건: VGS0)에 의해 Drain 방향의 Leakage current를 생성하고 Hole은 Body로 이동하여 Body current를 생성합니다. ♭ 조건: VGS < VDS VGS < VDS의 조건을 가지는 이유는 Gate에 상대적으로 (-) 전압이 인가되어야 Drain energy band가 위쪽 방향으로 Bending이 발생하여 Bana to band t..