반도체 공부 기록

FinFET SCE를 개선하기 위해 Channel을 3면을 통해 제어하는 FinFET이 개발되었습니다. 하지만 FinFET에서 여전히 구조적/공정적인 이슈 때문에 문제가 남아있습니다. 이번 포스팅에서는 FinFET에서 발생하는 이슈에 대해서 알아보도록 하겠습니다. ♭ Corner effect FinFET의 Fin 모서리(Corner) 부분에 전기장이 집중되어 Threshold voltage 이하의 전압 영역에서 국부적으로 Turn-on이 발생하는 현상입니다. Corner effcet에 의한 국부적인 Turn-on은 Transfer curve에서 hump으로 나타납니다. Corner effect가 발생하는 경우 hump에 의한 영향으로 SS이 증가합니다. Corner effect를 해결하기 위해서 Fin ..

FinFET FinFET은 SOI MOSFET과 마찬가지로 SHE(Short channel effect)를 개선하기 위해서 제안된 소자 구조입니다. FinFET의 Fin은 '상어 지느러미'라는 뜻으로 MOSFET의 채널을 Fin 형태로 만들고 Fin의 3면의 Gate으로 둘러 쌓은 형태를 가지는 FET입니다. Channel을 3면으로 제어하기 때문에 Gate controllability가 기존의 Planar MOSFET(2D MOSFET)에 비해 우수하여 SHE를 효과적으로 제어할 수 있습니다. 현재 개발되고 있는 MOSFET은 FinFET으로 기반으로 발전한 GAAFET입니다. FinFET은 Planar MOSFET보다 Gate controllability가 우수하여 SHE를 효과적으로 통제할 수 있습..

SOI(Silicon on insulator) MOSFET 소자 미세화에 따라서 발생하는 Gate 방향으로 Tunneling 이나 SHE(Short channel effect)에 대한 한계가 생깁니다. 이에 따라서 소자 미세화에 따른 새로운 패러다임이 등장하게 됩니다. 미세화에 따라서 소자의 performance를 유지하기 위해서 기판에 절연층(Insulator)를 삽입하는 SOI MOSFET, 3차원 형태의 Gate 구조를 가지는 FinFET(이후 GAAFET)이 개발되었습니다. 이번 포스팅에서는 SOI MOSFET에 대한 특성을 알아보도록 하겠습니다. SOI MOSFET은 Bulk Si MOSFET과 다르게 기판 영역에 두꺼운 산화막(BOX; buried oxide)가 존재합니다. SOI MOSFET..

Gate leakge current 반도체 소자는 Moore's law에 따라 소자의 크기가 작아지고, 집적도는 향상되었습니다. 소자 미세화에 따라 Channel length가 짧아져서 Short channel effect가 발생하여 소자의 performance를 감소시켰습니다. 이번 포스팅에서는 소자 미세화에 따라서 Capacitance의 증가가 요구되어 Gate oxide thickness의 감소에 따른 Issue를 알아보도록 하겠습니다. 1998년 ITRS의 로드맵에 따르면 Technology node가 100nm 이하로 진입하게 되는 경우 Gate oxide thickness가 1nm 이하로 요구되었습니다. 하지만 1nm 이하의 두께를 가지는 Gate oxide를 MOSFET에 적용하게 되는 경우..

Body effect(Substrate bias effect) Body effect는 Substrate bias(기판 바이어스)에 의해 Threshold voltage modulation이 발생하는 현상입니다. Body effect는 Substrate bias에 영향을 받아 Substrate bias effect 라고도 불립니다. 앞서 포스팅한 DIBL(Drain-induce barrier lowering), GIDL(Gate-induced drain leakage), HCI(Hot carrier injection) 등 모두 MOSFET의 Substrate voltage VSB = 0V에서 고려했습니다. 하지만, 실제 반도체소자에서는 여러 소자의 조합의 전자회로가 구성되기 때문에 주변 회로에 의해서 VS..

Gate Induced Drain Leakage(GIDL) Gate Induced Drain Leakage(GIDL)은 Gate의 강한 전기장에 의해 Drain 방향으로 누설전류가 발생하는 Short Channel Effect(SHE)입니다. GIDL은 Gate와 Drain 사이의 Overlap region이 생기고 Gate에 의해 강한 전기장(조건: VGS0)에 의해 Drain 방향의 Leakage current를 생성하고 Hole은 Body로 이동하여 Body current를 생성합니다. ♭ 조건: VGS < VDS VGS < VDS의 조건을 가지는 이유는 Gate에 상대적으로 (-) 전압이 인가되어야 Drain energy band가 위쪽 방향으로 Bending이 발생하여 Bana to band t..

Punch through Punch through는 DIBL(Drain Induced Barrier Lowering)과 마찬가지로 Short Channel Effect(SHE)의 대표적인 예시입니다. Punch through는 Sourc와 Drain에서의 Depletion layer가 서로 만나게 되어 Channel이 아닌 기판(Substrate) 영역에서 전류(Leakage current)가 발생하는 현상입니다. 그림과 같이 VDS를 인가해주면 Drain의 Depletion layer의 두께가 증가하여 Source의 Depletion layer와 맞닿게 됩니다. 이에 따라 Carrier가 Depletion layer를 통해 이동하여 전류(Leakage current)를 발생시킵니다. ♭ Long cha..

Drain Induced Barrier Lowering(DIBL) Drain Induced Barrier Lowering(DIBL)은 Short Channel Effect(SCE) 중 예시로 MOSFET performance를 평가하는 대표적인 지표입니다. DIBL은 VDS에 의해 Drain 영역의 Depletion layer의 두께가 증가하여 Gate와 Drain 사이의 장벽(Barrier)이 낮아지는 현상을 말합니다. ♭ Long channel MOSFET Potential barrier 분포를 보면 Long channel의 경우 VDS에 의한 Depletion layer가 channel(수평 방향)으로 침투가 적어 Potential barrier의 저하가 없습니다. ♭ Short channel MO..

Thresholod Voltage Roll-off 문턱 전압 감소 현상(Thresholod Voltage Roll-off)은 MOSFET의 채널 길이가 감소함에 따라 Soure/Drain의 Depletion 영역에 의해 문턱 전압이 조정되는 현상 (MOSFET이 Tunr-on 되기 위해서 Channel 영역이 Depletion → Weak inversion → Strong inversion이 일어나야 하는데, MOSFET의 채널 길이가 짧아지면서 Source/Drain depletion이 채널 영역에서 일어나야하는 (Gate의 영향 없이) Depletion 역할 수행) → Threshold voltage drop ♭ Long channel MOSFET Long channel MOSFET에서도 Source..

Channel Length Modulation 채널 길이 변조 효과(Channel Length Modulation Effect)는 MOSFET의 Saturation 동작 영역에서 VDS 증가 시 Channel의 Pinch-off 지점이 Source로 이동하여 Channel length가 감소하는 현상 → Channel resistance 감소 : Id 증가 ♭ MOSFET의 Saturation 동작 영역에서 VDS(VDS≥VGS - VTH)가 증가하는 경우 예시) VDS = VGS - VTH + 0.1 Drain/Channel 계면에서의 수직 전압 성분(노란색 하이라이트 부분): VGS - VDS (VDS = VGS - VTH + 0.1 대입) → VGS - VGS + VTH - 0.1 = VTH - 0..