일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
- Silicon on Insulator
- finFET
- mechanism
- feol
- Dynamic Random Access Memory
- Warpage
- Threshold Voltage
- oxidation
- 부피결함
- effective mass
- ion implantation
- 선결함
- MOSFET
- Short Channel Effect
- 양자역학
- 반도체소자
- SK하이닉스
- SOI MOSFET
- 반도체공정
- 반도체 8대공정
- GIDL
- HBM
- 반도체공학
- Punch through
- RCAT
- Energy Band
- She
- high bandwidth memory
- doping
- DRAM
- Today
- Total
반도체 공부 기록
[반도체공정(FEOL)] Oxidation #03 - Application 본문
Oxidation
♭ 불순물 재분포
산화막 성장에서 불순물의 분포는 분리 상수(Migration coefficient; m)에 의해 결정된다.
$$ Migration \ coefficient(m) =\frac{Impurity \ concentration \ in \ Si}{Impurity \ concentration \ in \ SiO_{2}} $$
하지만, 확산계수 D(SiO2) >> D(Si)이면 분리상수와 관계없이 실리콘에서 불순물이 사라진다. (Ex: Ga)
1) 분리상수, 2) 확산계수, 3) 경계면의 상대적 이동속도(산화속도 VS. 확산속도)에 의해 불순물이 재분포된다.
분리 상수 < 1 (Ex: B) | 분리 상수 > 1 (Ex: P) |
(빨간색 - 고온, 검정색 - 기준, 파란색-저온)
1. 분리 상수 < 1 : 불순물이 SiO2를 선호
→ 산화 속도가 빠를수록 불순물이 Si에 잔류한다. : Oxidation rate > Impurity diffusion rate
산화 속도가 빠를수록 불순물이 Si에서 SiO2로 이동할 수 있는 Diffusion time이 짧다. (산화 속도가 느릴수록 SiO2에 불순물 농도가 높아진다.)
+) 산화온도가 높을수록 Oxidation rate가 증가하여 불순물이 Si에서 SiO2로 확산할 시간이 부족하여 산화 온도가 고온일수록 Si 표면에 불순물 농도가 높아진다.
"분리 상수가 1보다 작으면 산화율(산화 온도)와 표면 불순물 농도는 비례한다."
2. 분리 상수 > 1 : 불순물이 Si를 선호
→ 산화 속도가 느릴수록 불순물이 Si에 잔류한다. : Oxidation rate < Impurity diffusion rate
산화 속도가 느릴수록 불순물이 Si를 소모하여 성장한 SiO2에서 Si으로 Diffusion time이 길다. (산화 속도가 빠를수록 SiO2에서 불순물 농도가 낮아진다.)
+) 산화온도가 높을수록 Oxidation rate가 증가하여 Si을 소모하여 성장한 SiO2 내부에 존재하는 불순물들이 SiO2에 Si으로 확산할 시간이 부족하여 산화 온도가 높을수록 Si 표면에 불순물 농도가 낮아진다.
"분리 상수가 1보다 크면 산화율(산화 온도)와 표면 불순물 농도는 반비례한다."
♭ Furnace type
1. Furnace는 장비 구조에 따라 수평형(Horizontal type)과 수직형(Vertical type)으로 구분할 수 있다. Horizontal(Tube) type은 Gas flow를 제어하기 용이하여 과거에 주로 사용하는 방식이다. 장비에 발전에 따라 Oxidation furnace은 점차 Vertical type으로 변화하는데 다음과 같은 이유가 있다.
1) 수직 설비 구조로 차지하는 면적의 감소
2) Furnace 내부의 오염물, 이물에 대한 오염 감소
3) 공장 자동화에 유리 (웨이퍼가 수직 방향보다 수평 방향일 때 Robot arm으로 이동하기 용이하다.)
Horizontal type | Vertical type |
2. 승온 속도에 따라 일반적인 Furnace와 RTA(Rapid Thermal Annealing)으로 구분할 수 있다.
일반적인 Furnace는 대류 방식으로 열 에너지를 전달하고, RTA는 복사 방식으로 열 에너지를 전달하기 때문에 승온 속도가 매우 빠르다. 일상 생활의 사례를 비유하면, 겨울철 실내 온도를 높이기 위해서 Heater를 사용하는 것과 정형외과 물리치료를 받을 때 적외선 적외선 치료기를 환부에 쬐는 것을 상상해보면 복사에 의한 열 에너지 전달이 속도가 빠른 것을 알 수 있다. 일반적인 Furnace는 Chamber 내부에 웨이퍼를 여러 장 투입하는 Batch type이지만, RTA 는 Chamber 내부에 웨이퍼를 한장씩 투입하는 것이 특징이다.
♭ 산화막 성질
Process | Density (g/cm3) | Breakdown voltage (MV/cm) | Etch rate (Å/sec) |
Anodic oxidation | 1.80 | 5.2 ~ 20.0 | 40 ~ 55 |
Sputtering | 2.20 | 6 ~ 10 | 6 ~ 8 |
TEOS CVD | 2.09 ~ 2.15 | 2 ~ 8 | 10 ~ 20 |
CO2 CVD | 2.30 | 5 ~ 6 | 10 ~ 15 |
Thermal oxidation | 2.24 | 6.8 ~ 9.0 | 5 |
Silica glass | 2.20 | 2 ~ 5 | 5 |
♭ 산화막 특성 평가 지표
1) 두께 측정 : UV-Vis. photospectrometer, Ellipsometer, 색도표
→ UV-Vis. photospectrometer와 Ellipsometer는 빛을 이용하여 산화막의 두께를 측정하는 분석법이다. 색도표는 산화막의 두께에 따라 빛의 반사율과 투과율이 달라져 색을 통해 두께를 어림하는 방법이다.
2) 밀도 측정 : 산화 전후의 웨이퍼 무게와 면적, 산화막 두께 측정 (산화막의 구조적 결함에 의해 밀도 변화)
3) 핀홀(Pinhole) : 밀도 감소, 파괴전압 감소, Diffusion path으로 작용
4) 식각율(Etch rate): 단위 시간 당 식각(Etch)되는 두께를 의미하는데, 산화막의 구조와 조성에 의존
♭ 산화막 응용
① Diffusion masking material ② Passivation (Silicon surface) ③ Insulator between metal ④ Doping source (Doped oxide) ⑤ Isolation(LOCOS, STI) ⑥ Gate oxide ⑦ Sacrificial oxide (Si surface defect removal) ⑧ Screen (Application. IMP for scattering)) ⑨ Pad oxide for relaxion stress
♭ LOCOS(Local Oxidation of Si) VS STI(Shallow Trench Isolation)
LOCOS | STI |
소자 격리를 위해 우수한 절연 물질은 산화막을 이용하는데, 먼저 LOCOS에 대해서 알아보겠습니다.
LOCOS는 Local Oxidation of Si의 약자로 산화 방식을 이용하여 소자 사이를 전기적으로 격리(Isolation)를 시키는 방법입니다. 왼쪽 그림과 같이 반도체 패터닝 공정과 Pad oxdie와 Nitride 물질을 이용하여 산화막(Isolation)을 형성할 영역을 OPEN 시킨 후 산화 공정을 통해 전기적으로 격리(Isolation) 시킵니다. (Si과 Nitride가 접촉하게 되면 Stress가 생기는데 이를 방지하기 위해 Pad oxide를 이용한다.)
→ 산화공정은 등방성(Isotropic)하게 산화막이 성장하기 때문에 새부리(Bird's beak) 모양처럼 산화막이 형성된다. 소자 간격이 좁아집에 따라 Bird's beak에 의해 소자 간섭이 발생하여 LOCOS 방식을 이용한 소자 격리는 한계가 생기게 된다.
STI는 Shallow Trench Isolatio이 약자로 소자 미세화에 따라 LOCOS 방법을 이용한 한계를 극복한 소자 격리 방법이다. 오른쪽 그림과 같이 반도체 패터닝 공정과 Pad oxide, Nitride와 Resist을 이용하여 산화막(Isolation)을 형성할 영역을 OPEN 시킨 후에 식각 공정을 통해 Trench를 형성한다. (식각 공정 후 Resist는 제거한다.) 형성된 Trench에 산화 공정을 (Bird's beak이 발생하기 전까지) 진행하여 표면에 산화막을 형성한 뒤 CVD(Chemical Vapor Deposion)이라는 증착 기법을 이용하여 남은 빈 공간을 채운다. CMP(Chemical Mechanical polishing)을 통해 불필요한 Isolation oxide를 제거하고, Nitride를 제거하면 Bird's beak 없이 소자 사이를 격리 시킬 수 있다.
반도체 패터닝 공정, Resist, CVD, CMP는 추후 포스팅에서 다루도록 하겠습니다.
♭ 산화공정 관련 기업
1. 예스티
2000년 3월 6일에 (주) 영인테크로 설립되었으며 2006년 1월 10일자로 상호를 (주) 예스티로 변경하였습니다. 반도체 및 디스플레이 제조용 기계 제조업으로 주요 제품은 반도체 및 디스플레이 장비, 반도체 부품 등으로써 2015년 12월 16일에 코스닥시장에 주식을 상장하여 매매를 개시하였습니다.
2023년 기준으로 반도체장비가 76.2%, 디스플레이 장비가 23.1%, 기타 매출이 0.7%으로 집계되었습니다. 반도체용 열처리 장비의 개발로 고온용 열처리 장비(D2 Anneal Passivation, Vacuum Furncae, Diffusion Furnace, TSV Furnace/eFurnace 등)를 지속 개발하고 있습니다.
2. AP 시스템
AP시스템(주)는 Advanced Proces Systems Corporation으로 AMOLED 제조장비, 반도체제조장비, 콘트롤기긱 및 제조업을 영위하고 있으며, 제조설비 및 연구소를 두고 있습니다. 2024년 1분기 연결재무제표 기준 매출액은 918억이며 이 중 수출은 679억원, 국내 매출은 239억원입니다. 사업부문별로는 디스플레이 사업부문 820억, 반도체 사업부문 87억원, 이차전지 사업부문 0.3억원, 기타 10억원으로 구성되어 있습니다.
AP시스템(주)의 디스플레이 사업 분야인 AMOLED 대표 장비는 크게 세 종류로 LTPS공정 ELA장비(KORONA™ LTP), 봉지공정장비(KORONA™ Encap), LASER Lift off 장비(KORONA™ LLO)입니다. 반도체 사업 분야인 급속 열처리 장비(RTP)는 짧은 시간 이내에 웨이퍼를 고온으로 처리하는 공정 장비입니다. AP시스템(주)의 자체 기술로 개발된 Heating Mechanism과 제어기술, S/W 등은 뛰어나 온도제어 능력과 높은 시간당 Wafer 처리 능력을 갖추고 있으며, 고집적화 소자에서 문제시 되는 산소 제어 문제도 ppb 단위까지 제어할 수 있는 능력을 갖추고 있습니다. RTP 장비는 삼성전자와 2000년대 초 공동개발로 시작하였고 이후 200mm RTP 장비를 시작으로 300mm RTP 장비까지 개발하여 NAND와 DRAM 메모리 공정에 사용되고 있습니다.
3. 원익IPS
2016년 4월 4일 (주)원익홀딩스의 반도체, Display, Solar Cell 장비 사업부븐을 인적분할하여 설립되었습니다. (주)원익IPS는 반도체, Display 및 Solar Cell 제조용 핵심 장비를 생산 및 판매하고 있습니다. 2024년 분기 매출액은 1,138억원으로 899억원은 제품 매출, 239억원은 상품 및 용역 매출로 구성되어 있습니다. 당사의 제품은 전량 주문생산에 의하여 판매가 이루어지고 있으며 고객의 요구에 의한 사양 변경 및 장비별 Chamber 구성의 변경으로 동일한 제품일지라도 판매가격 차이가 발생하여 가격변동추이를 산출하기 어렵습니다. 당사 제품의 주요 원재료는 Heater, Generator 등이 있으며, 이러한 주요 원재료의 조합으로 Diffusion Thermal system, LTPS Furnace 등의 열처리 장비를 생산합니다.
4. 원익QnC
당사는 쿼츠(Quartz), 세라믹(Ceramic), 램프(Lamp), 세정 및 쿼츠 원재료 부문의 5개 부문으로 나뉘어져 있습니다. 쿼츠, 세라믹, 램프, 세정 및 코팅은 반도체, 디스플레이, 태양광, 기타 분야에서의 장비에 다양한 부속품으로 사용되고 있습니다. 특히, 쿼츠느 Furnace 장비를 구성하는 Tube의 핵심 원재료 중 하나입니다.
<출처>
A. K. Basu, S. Tatiya, G. Bhatt, S. Bhattacharya, "Fabrication Process for Sensors for Automotive Application: A Review", Enery, Enviroment and Sustainability, (2019).
Ch. Hollauer: Modeling of Thermal Oxidation and Stress Effects.
B. E. Deal, A. S. Grove, "General Relationship for the Thermal Oxidation of Silicon", J. Appl. Phy., 36 (1965) 3770-3778.
전자공시시스템 DART.
오류가 있다면 피드백 남겨주시면 감사하겠습니다.
'반도체 전공정(FEOL)' 카테고리의 다른 글
[반도체공정(FEOL)] Doping #02 - Ion implantation(IMP) (0) | 2024.08.20 |
---|---|
[반도체공정(FEOL)] Doping #01 - Diffusion (0) | 2024.06.09 |
[반도체공정(FEOL)] Oxidation #02 - Oxidation variable (0) | 2024.05.29 |
[반도체공정(FEOL)] Oxidation #01 - Deal Grove model (0) | 2024.05.29 |
[반도체공정(FEOL)] Wafer fabrication #03 (0) | 2024.05.23 |