반도체 공부 기록

직무 : Process engineer 1. 자기소개안녕하십니까. 예비 신입사원 XXX입니다. 프로세스 엔지니어 직무 수행에서 발휘할 수 있는 역량 2가지를 말씀드리도록 하겠습니다.첫째로는 Sputter 공정 개선 경험입니다. 학부연구생 시절 전기 변색 소자에 적용할 WO3, Nb2O5를 Sputter를 통해 증착했습니다. RF 플라즈마를 장시간 사용하는 경우 플라즈마가 불안정해지는 문제가 발생하였고, Sputter 파워를 20W 상승시켜 공정 시간을 단축하여 문제를 해결한 경험이 있습니다.두번째로는 반도체에 대한 이해도입니다. 신소재공학도로 부족한 반도체 지식을 습득하기 위해 전자공학과의 반도체장비, 공학, 소자 강의를 들으며 반도체에 대한 이해를 넓혔습니다. 이를 통해 고객 제품 특성을 이해하고 고객..

잡다 AI 역량검사최근 많은 기업에서 채택하고 있는 잡다 AI 역량검사 기본 질문 리스트에 대해 준비해보았습니다. 기업에 따라서 실제 면접에서 나오는 문제는 아래 질문 리스트와 상이할 수 있습니다. 1. 자기소개 (90초)안녕하십니까. 예비 신입사원 XXX 입니다. 공정 기술 직무에 발휘할 수 있는 역량 두 가지를 말씀드리겠습니다.첫째는 Sputter 공정 개선 경험입니다. 전기 변색 소자에 적용할 WO3/Nb2O5를 Sputter로 증착했고, 이 과정에서 플라즈마를 장시간 사용 시 불안정해지는 문제를 해결했습니다. 공정 시간을 단축시키기 위해 Sputter 파워를 60W에서 80W로 증가시켜 플라즈마를 안정화하였습니다.두번째로는 반도체 장비/소자에 대한 이해도입니다. 신소재공학도로 재료의 물성뿐 만 아..

HBM 지난해 AI의 발전이 가속화되면서 데이터 처리를 위한 차세대 솔루션으로 HBM이 주목받고 있습니다. HBM은 DRAM die를 여러 층으로 적층하고 TSV 기술을 통해 연결하는 차세대 메모리 솔루션으로 빅데이터를 처리하기 위해 필수적입니다. 하지만 HBM의 어려운 생산 난이도는 높은 단가로 직결되는 한계가 있습니다. 이에 따라 HBM을 대체할 수 있는 CXL(Compute eXpress Link), PIM(Process In Memory) 등의 다른 솔루션들도 주목받고 있습니다. 이번 포스팅에서는 CXL과 PIM에 대해 알아보도록 하겠습니다. ♭HBM (Hign Bandwidth Memory)HBM은 대용량 데이터를 처리하기 위해 DRAM을 여러 단으로 적층하고 TSV(Through Silicon..

HBMHBM 발전에 따라 DRAM의 적층 수는 증가하고, DRAM die 사이의 간격을 줄어들고 있습니다. 이에 따라 기존 공정 방법에서는 다양한 문제들이 생기고 있습니다.#01. Advanced MR-MUFSK하이닉스가 채택하고 있는 HBM의 Bonding 방식은 DRAM 적층 수가 증가함에 따라 “휨(Warpage)” 문제가 발생합니다. (모든 DRAM die를 가접합 시킨 후 Reflow 공정을 통해 한 번에 접합시킬 때, 열팽창계수 차이에 의해 휨 문제가 발생합니다.)SK하이닉스는 휨(Warpage) 문제를 해결하기 위해 독자적으로 Advanced MR-MUF 공정을 개발하여 HBM 생산을 진행하고 있습니다. Advanced MR-MUF는 기존 공정에서 발생하는 휨(Warpage)를 개선하기 위해..

Doping반도체 소자 미세화에 따라 피치 사이즈는 점차 작아졌습니다. 반도체의 전기적 특성을 결정하는 Doping 공정 중 하나인 Diffusion은 고온의 열이 필요합니다. 소자가 작아짐에 따라 수평 방향으로의 확산으로 전기적 특성을 정확하게 구분하기 어려워졌습니다. 또, Short channel effect를 막고자 국부적으로 높은 농도의 Dopant가 요구되는 영역이 필요해졌습니다. (Punch through를 막기 위한 Halo doping 또는 Retrograde doping) 반대로 낮은 농도가 요구되는 경우 Diffusion 공정을 이용하면 Dopant delivery와 Uniformity의 문제가 있습니다. Diffusion 공정은 고용도(Solid solubility)의 한계로 임계 농..

HBM 삼성전자, SK하이닉스, 마이크론은 HBM의 성능과 직결되는 DRAM의 적층 단수를 높이려고 하고 있습니다. HBM은 2세대(HBM~HBM2)까지 4개 층의 DRAM을, 3세대(HBM2E)에서 8개층을, 4세대(HBM3)부터 12개 층을 적층해왔으며 HBM 개발에 따라 16, 20, 24…단으로 점차 늘어날 것입니다. 적층되는 DRAM 단수가 높아질수록 중요해지는 것은 DRAM die 사이를 연결하는 Bonding 기술이다. 이번 포스팅에서는 HBM 주요 생산 기업들에서 채택하고 있는 Bonding 기술에 대해 알아보도록 하겠습니다. 1. TC-NCF → 삼성전자, 마이크론 채택 방식 TC-NCF는 다리미처럼 열과 압력을 가해 DRAM die를 한장씩 붙이는 방식입니다. TC-NCF는 Thermo..

HBM(High Bandwidth Memory) 지난 2022년부터 ChapGPT를 비롯하여 다양한 AI 모델들이 출시되고 있습니다. AI 모델은 대용량 데이터의 연산을 담당하는 CPU/GPU와 같은 처리 장치와 CPU/GPU와 연결되어 빠른 데이터 전송을 담당하는 메모리가 필요합니다. HBM은 기존 메모리에 비해 데이터 입출력 단자 수도 많고, 메모리 사이의 간격도 좁아 데이터 전송에 유리하여 AI 모델 개발에 필수적인 요소 중 하나입니다. - HBM (High Bandwidth Memory) 이란? HBM은 High Bandwidth Memory의 약자로 넓은 대역폭을 갖는 메모리를 의미합니다. HBM은 여러 개의 DRAM을 수직으로 적층한 형태로 메모리 사이의 간격이 짧아지고 단위 면적당 용량이 크..

Doping반도체는 불순물 여부에 따라 진성 반도체(Intrinsic semiconductor)와 외인성(Extrinsic semiconductor)로 구분할 수 있다. 이론적으로, 진성 반도체는 결정 내부의 불순물이 존재하지 않은 것을 의미하는데 실제로는(In real) 반도체 내부에 불순물을 완벽하게(Perfectly) 제거하는 것은 불가능하다. 하지만 일반적인 반도체 소자는 불순물을 주입하여 제작하는데, 이번 포스팅부터 불순물을 주입하는 방법에 대해서 알아보도록 하겠습니다. (반도체는 불순물을 주입하여 전기적 특성(전기전도도, Fermi level)을 조절할 수 있기 때문에 일반적으로 외인성 반도체를 사용하여 Device를 제작한다.) Q. Dopant과 Impurity의 차이? A. Doping과..

결함(Defect)원자 단위(Atomic scale)에서 완벽한 배열(Perfect order)를 갖는 물질(단결정; Single crystal)은 존재하지만, 고체(Solid) 전체에서 단 하나의 결함없이 완벽한 배열을 갖는 것은 불가능하다. 절대온도 0K 이상에서는 모든 원자들은 운동(진동) 에너지를 갖기 때문에 고체 결정 내부에서 모든 원자가 제자리에 (확률적으로) 존재할 수 없다. ♭ Zero-dimensional defect(Point defect)1) Vacancy (공공) Vacancy(공공)은 모든 고체 재료 내부에 존재하는 결함으로 고체 결정 격자 내부에서 원자가 존재해야할 자리에 원자가 없이 빈 자리(Vacant site)를 의미한다. Vacancy가 모든 고체에 존재하는 결함인데 열역..

Oxidation♭ 불순물 재분포 산화막 성장에서 불순물의 분포는 분리 상수(Migration coefficient; m)에 의해 결정된다. $$Migration \ coefficient(m) =\frac{Impurity \ concentration \ in \ Si}{Impurity \ concentration \ in \ SiO_{2}}$$ 하지만, 확산계수 D(SiO2) >> D(Si)이면 분리상수와 관계없이 실리콘에서 불순물이 사라진다. (Ex: Ga)1) 분리상수, 2) 확산계수, 3) 경계면의 상대적 이동속도(산화속도 VS. 확산속도)에 의해 불순물이 재분포된다.분리 상수 1 (Ex: P)(빨간색 - 고온, 검정색 - 기준, 파란색-저온) 1. 분리 상수 <..