반도체 공부 기록

NANDNAND는 2개의 Gate 중 Control gate의 전압을 통해 Floating gate의 전하량을 조절하여 Threshold voltage의 차이로 데이터를 구분하는 비휘발성 메모리이다. DRAM과 다르게 Charge의 유무에 의해 데이터를 읽는 것이 아니기 때문에 외부의 전원이 사라져도 정보가 저장된다. (Floating gate 또는 Charge trap layer의 전하 유무에 따른 Threshold voltage 변화를 통해 데이터를 구분한다.) ♭ Data 저장 장소, 저장하는 물리량 Floating gate에 전하(전자)의 존재 여부에 따라 Threshold voltage 변화로 Data(0/1)을 구분합니다. ♭ Write 방식 (Single cell 기준) Control gat..

SRAM(Static Random Access Memory) Static Random Access Memory(SRAM)의 'Static'은 '정적인' 의미를 가지고 있습니다. SRAM의 '정적인'의 의미는 Filp-flop 방식으로 전류 신호가 오기 전까지는 상태가 변화하지 않기 때문입니다. 전원이 연결되어 있는 경우 시간의 경과에 따라서 정보가 소멸, 변화하지 않기 때문에 안정적인(정적인) 메모리 소자입니다. (DRAM과 같이 정보를 유지하기 위해서 별도의 "REFRESH" 동작이 요구되지 않습니다.) SRAM도 RAM의 한 종류으로 휘발성 메모리이므로 전원을 차단시키면 SRAM에 저장되어 있는 정보는 모두 사라지게 됩니다. 반면, Dynamic Random Access Memory(DRAM)의 'D..

1T DRAM(1T Dynamic Random Access Memory) 현재 상용화된 DRAM은 1T1C 구조로 1개의 Selected transistor와 1개의 Capacitor을 가지고 있습니다. DRAM 개발에 따라 소자의 크기가 작아지고 있습니다. 소자 미세화에 따라 DRAM의 Cell capacitance를 유지 또는 증가시키는데 어려움을 갖고 있습니다. 다양한 이슈를 가지고 있는 Capacitor를 제거한 1T DRAM (Capacitor-less DRAM)도 연구가 되고 있습니다. ♭ Data 저장 장소, 저장하는 물리량 1T DRAM은 전하를 저장하는 Capacitor가 없는 구조로 전하를 저장하기 위하여 SOI MOSFET을 이용합니다. → Charge를 Body에 저장하여 Body의..

DRAM(Dynamic Random Access Memory) DRAM의 정보를 보존하기 위해서는 Refresh 동작이 반드시 필요하지만, Refresh 동작은 지속적으로 전력 소모를 초래합니다. 따라서 Refresh 특성을 개선하는 방안에 대해서 알아보도록 하겠습니다. 이전 포스팅에서도 간략하게 언급했지만, Leakage current를 제어하거나 Cell capacitance를 증가시켜 Refresh 특성을 개선할 수 있습니다. Leakage current를 개선하는 경우는 Cell capacitor에서 빠져나가는 전하의 수를 줄일 수 있고, Cell capacitance를 증가시키면 Cell에 저장할 수 있는 전하의 수가 늘어나 Refresh 특성을 개선할 수 있습니다. 전하가 똑같이 모종의 이유로..

DRAM(Dynamic Random Access Memory) DRAM은 1T1C 구조로 스위치 역할을 하는 Selected transistor가 존재합니다. Trasisnstor에서 Parastic leakage current 성분이 존재합니다. Parastric leakage current에 의해서 DRAM의 Cell capacitor에 저장되어 있는 Charge을 손실시켜 사용자가 저장한 정보(Data)를 잃어버립니다. 1. Subthreshold leakage current Subthreshold leakage current는 Threshold voltage보다 낮은 전압 조건에서 발생하는 Leakage 성분입니다. Subthreshold leakage current는 Threshold volta..

DRAM(Dynamic Random Access Memory) DRAM은 1개의 Selected Transistor와 1개의 Capacitor(1T1C)를 가지는 메모리 소자로 RAM(Random Access Memory)의 한 종류입니다. DRAM은 1T1C의 구조로 정보(Data)를 Capacitor에 저장을 하고 Transistor의 스위치 동작에 따라 정보를 쓰고(Write), 읽습니다(Read). 메모리는 정보에 접근하는 방식이 Sequential access와 Random access 2가지 방식이 있습니다. 먼저 Sequential access은 과거의 카세트 테이프에 사용되었고, Random access는 현재 스마트폰, PC 등에 사용되고 있습니다. 두 방식 차이에 대해서 알아보도록 하겠..

FinFET SCE를 개선하기 위해 Channel을 3면을 통해 제어하는 FinFET이 개발되었습니다. 하지만 FinFET에서 여전히 구조적/공정적인 이슈 때문에 문제가 남아있습니다. 이번 포스팅에서는 FinFET에서 발생하는 이슈에 대해서 알아보도록 하겠습니다. ♭ Corner effect FinFET의 Fin 모서리(Corner) 부분에 전기장이 집중되어 Threshold voltage 이하의 전압 영역에서 국부적으로 Turn-on이 발생하는 현상입니다. Corner effcet에 의한 국부적인 Turn-on은 Transfer curve에서 hump으로 나타납니다. Corner effect가 발생하는 경우 hump에 의한 영향으로 SS이 증가합니다. Corner effect를 해결하기 위해서 Fin ..

FinFET FinFET은 SOI MOSFET과 마찬가지로 SHE(Short channel effect)를 개선하기 위해서 제안된 소자 구조입니다. FinFET의 Fin은 '상어 지느러미'라는 뜻으로 MOSFET의 채널을 Fin 형태로 만들고 Fin의 3면의 Gate으로 둘러 쌓은 형태를 가지는 FET입니다. Channel을 3면으로 제어하기 때문에 Gate controllability가 기존의 Planar MOSFET(2D MOSFET)에 비해 우수하여 SHE를 효과적으로 제어할 수 있습니다. 현재 개발되고 있는 MOSFET은 FinFET으로 기반으로 발전한 GAAFET입니다. FinFET은 Planar MOSFET보다 Gate controllability가 우수하여 SHE를 효과적으로 통제할 수 있습..

Advanced MOSFET 소자 미세화에 따라 발생하는 SHE(Short channel effect)를 제어하기 위해서 SOI MOSFET과 같은 다양한 기술이 개발되었습니다. 이번 포스팅에서는 SHE를 효과적으로 제어하기 위한 다양한 기술에 대해서 알아보도록 하겠습니다. ♭ Ultra-thin body(UTB) Vgs = 0V, Vds = 0.7V 조건에서 Current density가 0 보다 큰 값을 가지는데, Vgs = 0V에서는 Channel이 형성되지 않았기 때문에 Currnet는 Leakage를 의미합니다. SOI MOSFET에서 Body의 두께(=실리콘 두께; Tsi)가 감소할수록 Body에서 Gate의 영향이 미치지 않은 영역이 감소하기 때문에 SHE가 감소됩니다. ♭ Double-Ga..

SOI(Silicon on insluator) MOSFET 지난 포스팅에서는 SOI MOSFET에 대한 장점을 알아보았습니다. 하지만 현재 개발되는 MOSFET은 SOI MOSFET이 아닌 3차원 구조의 형태를 가지는 FinFET를 기반으로 한 GAAFET 입니다. 이번 포스팅에서는 SOI MOSFET이 개발되지 못한 이유인 단점들에 대해서 알아보도록 하겠습니다. ♭ Floating body effect SOI MOSFET의 Body는 Source, Drain, Gate oxide, BOX에 의해 주변 단자들과 DC적으로 절연되어 있는 상태로 Floating body라고 합니다. 주변 단자의 전압 간섭에 의해 Floating body의 전압이 변동되어 Body effect에 의해 Thershold vol..