반도체 공부 기록

SOI(Silicon on insulator) MOSFET 소자 미세화에 따라서 발생하는 Gate 방향으로 Tunneling 이나 SHE(Short channel effect)에 대한 한계가 생깁니다. 이에 따라서 소자 미세화에 따른 새로운 패러다임이 등장하게 됩니다. 미세화에 따라서 소자의 performance를 유지하기 위해서 기판에 절연층(Insulator)를 삽입하는 SOI MOSFET, 3차원 형태의 Gate 구조를 가지는 FinFET(이후 GAAFET)이 개발되었습니다. 이번 포스팅에서는 SOI MOSFET에 대한 특성을 알아보도록 하겠습니다. SOI MOSFET은 Bulk Si MOSFET과 다르게 기판 영역에 두꺼운 산화막(BOX; buried oxide)가 존재합니다. SOI MOSFET..

Gate leakge current 반도체 소자는 Moore's law에 따라 소자의 크기가 작아지고, 집적도는 향상되었습니다. 소자 미세화에 따라 Channel length가 짧아져서 Short channel effect가 발생하여 소자의 performance를 감소시켰습니다. 이번 포스팅에서는 소자 미세화에 따라서 Capacitance의 증가가 요구되어 Gate oxide thickness의 감소에 따른 Issue를 알아보도록 하겠습니다. 1998년 ITRS의 로드맵에 따르면 Technology node가 100nm 이하로 진입하게 되는 경우 Gate oxide thickness가 1nm 이하로 요구되었습니다. 하지만 1nm 이하의 두께를 가지는 Gate oxide를 MOSFET에 적용하게 되는 경우..

PSK 회사 정보 사업내용: Dry strip, Dry cleaning 설비 제조2022년도 매출액: 4842억사원 수: 317기업규모: 중견기업상장: 코스닥 상장 PSK 기업 개요 PSK Grop은 지난 30여년간 축적된 기술력을 바탕으로 반도체 제조공정인 Plasma dry strip(감광액 제거기 분야)에서 지속적으로 세계 시장점유율 1위를 유지하고 있는 글로벌 대표 기업입니다. 지속가능한 성장을 통해 "종합 프로세스 장비의 글로벌 리더로 도약"이라는 미래 비전을 향해 나아가고 있으며, 2025년 반도체 장비 세계 10위 달성을 목표로 지속적으로 도약하고 있습니다. 주요 사업 1. 웨이퍼 가공 장비(PSK)웨이퍼 가공(wafer fabraication)은 반도체 웨이퍼에 광학집적회로와 광전집적회로를..

Body effect(Substrate bias effect) Body effect는 Substrate bias(기판 바이어스)에 의해 Threshold voltage modulation이 발생하는 현상입니다. Body effect는 Substrate bias에 영향을 받아 Substrate bias effect 라고도 불립니다. 앞서 포스팅한 DIBL(Drain-induce barrier lowering), GIDL(Gate-induced drain leakage), HCI(Hot carrier injection) 등 모두 MOSFET의 Substrate voltage VSB = 0V에서 고려했습니다. 하지만, 실제 반도체소자에서는 여러 소자의 조합의 전자회로가 구성되기 때문에 주변 회로에 의해서 VS..

Hot Carrier Injection(HCI) Hot Carrier Injcection(HCI)는 GIDL과는 다르게 Drain depletion 영역의 강한 전기장에 의해 Leak current(Gate cuurent)가 발생하는 Short Channel Effect(SHE)입니다. (HCI는 Long channel MOSFET에서도 발생합니다.) Drain delpletion 영역의 강한 전기장(Saturation 영역: VDS > VGS - VTH)에 의해 전자가 가속하여 Impact Ionization 의해 EHP(Electron-Hole Pair)가 형성합니다. Electron은 VGS와 VDS에 Gate와 Drain cuurent(Leakage current)를 형성하고, Hole은 Body..

Gate Induced Drain Leakage(GIDL) Gate Induced Drain Leakage(GIDL)은 Gate의 강한 전기장에 의해 Drain 방향으로 누설전류가 발생하는 Short Channel Effect(SHE)입니다. GIDL은 Gate와 Drain 사이의 Overlap region이 생기고 Gate에 의해 강한 전기장(조건: VGS0)에 의해 Drain 방향의 Leakage current를 생성하고 Hole은 Body로 이동하여 Body current를 생성합니다. ♭ 조건: VGS < VDS VGS < VDS의 조건을 가지는 이유는 Gate에 상대적으로 (-) 전압이 인가되어야 Drain energy band가 위쪽 방향으로 Bending이 발생하여 Bana to band t..

Punch through Punch through는 DIBL(Drain Induced Barrier Lowering)과 마찬가지로 Short Channel Effect(SHE)의 대표적인 예시입니다. Punch through는 Sourc와 Drain에서의 Depletion layer가 서로 만나게 되어 Channel이 아닌 기판(Substrate) 영역에서 전류(Leakage current)가 발생하는 현상입니다. 그림과 같이 VDS를 인가해주면 Drain의 Depletion layer의 두께가 증가하여 Source의 Depletion layer와 맞닿게 됩니다. 이에 따라 Carrier가 Depletion layer를 통해 이동하여 전류(Leakage current)를 발생시킵니다. ♭ Long cha..

Drain Induced Barrier Lowering(DIBL) Drain Induced Barrier Lowering(DIBL)은 Short Channel Effect(SCE) 중 예시로 MOSFET performance를 평가하는 대표적인 지표입니다. DIBL은 VDS에 의해 Drain 영역의 Depletion layer의 두께가 증가하여 Gate와 Drain 사이의 장벽(Barrier)이 낮아지는 현상을 말합니다. ♭ Long channel MOSFET Potential barrier 분포를 보면 Long channel의 경우 VDS에 의한 Depletion layer가 channel(수평 방향)으로 침투가 적어 Potential barrier의 저하가 없습니다. ♭ Short channel MO..

Thresholod Voltage Roll-off 문턱 전압 감소 현상(Thresholod Voltage Roll-off)은 MOSFET의 채널 길이가 감소함에 따라 Soure/Drain의 Depletion 영역에 의해 문턱 전압이 조정되는 현상 (MOSFET이 Tunr-on 되기 위해서 Channel 영역이 Depletion → Weak inversion → Strong inversion이 일어나야 하는데, MOSFET의 채널 길이가 짧아지면서 Source/Drain depletion이 채널 영역에서 일어나야하는 (Gate의 영향 없이) Depletion 역할 수행) → Threshold voltage drop ♭ Long channel MOSFET Long channel MOSFET에서도 Source..

Channel Length Modulation 채널 길이 변조 효과(Channel Length Modulation Effect)는 MOSFET의 Saturation 동작 영역에서 VDS 증가 시 Channel의 Pinch-off 지점이 Source로 이동하여 Channel length가 감소하는 현상 → Channel resistance 감소 : Id 증가 ♭ MOSFET의 Saturation 동작 영역에서 VDS(VDS≥VGS - VTH)가 증가하는 경우 예시) VDS = VGS - VTH + 0.1 Drain/Channel 계면에서의 수직 전압 성분(노란색 하이라이트 부분): VGS - VDS (VDS = VGS - VTH + 0.1 대입) → VGS - VGS + VTH - 0.1 = VTH - 0..